文章来源：由「百度新聞」平台非商業用途取用"http://www.pcbtech.net/news/hktw/19823.html"

　　臺積電3日宣布，在開放創新平臺(OpenInnovationPlatform，OIP)之下推出5納米設計架構的完整版本，協助客戶實現支持下一世代先進移動及高效能運算應用產品的5納米系統單芯片設計，目標鎖定具有高成長性的5G與人工智能市場。臺積電表示，電子設計自動化及知識產權領導廠商與臺積電已透過多種芯片測試載具合作開發并完成整體設計架構的驗證，包括技術檔案、工藝設計套件、工具、參考流程、以及知識產權。臺積電指出，目前5納米工藝已進入試產階段，能夠提供芯片設計業者全新等級的效能及功耗最佳化解決方案，支持下一世代的高端移動及高效能運算應用產品。相較于臺積公司7納米工藝，5納米創新的微縮功能在ARMCortex-A72的核心上能夠提供1.8倍的邏輯密度，速度增快15%，在此工藝架構之下也產生出優異的SRAM及模擬面積縮減。而且，5納米工藝享有極紫外光微影技術所提供的工藝簡化效益，同時也在良率學習上展現了卓越的進展，相較于臺積電公司前幾代工藝，在相同對應的階段，達到了最佳的技術成熟度。臺積電進一步指出，完備的5納米設計架構包括5納米設計規則手冊、SPICE模型、工藝設計套件、以及通過硅晶驗證的基礎與接口硅智財，并且全面支持通過驗證的電子設計自動化工具及設計流程。在業界最大設計生態系統資源的支持之下，臺積電與客戶之間已經展開密集的設計合作，為產品設計定案、試產活動與初期送樣打下良好基礎。當前最新的5納米工藝設計套件目前已可取得用來支持生產設計，包括電路組件符號、參數化組件、電路網表生成及設計工具技術檔案，能夠協助啟動整個設計流程，從客制化設計、電路仿真、實體實作、虛擬填充、電阻電容擷取到實體驗證及簽核。臺積電與設計生態系統伙伴合作，包括益華國際計算機科技(Cadence)、新思科技(Synopsys)、MentorGraphics、以及ANSYS，透過臺積電開放創新平臺電子設計自動化驗證項目來進行全線電子設計自動化工具的驗證，此驗證項目的核心涵蓋硅晶為主的電子設計自動化工具范疇，包括仿真、實體實作(客制化設計、自動布局與繞線)、時序簽核(靜態時序分析、晶體管級靜態時序分析)、電子遷移及壓降分析(閘級與晶體管級)、實體驗證(設計規范驗證、電路布局驗證)、以及電阻電容擷取。而透過此驗證項目，臺積電與電子設計自動化伙伴能夠實現設計工具來支持臺積電5納米設計法則，確保必定準確性，改善繞線能力，以達到功耗、效能、面積的優化，協助客戶充分利用臺積電公司5納米工藝技術的優勢。

關鍵字標籤：microwave pcb design